Polar Seuneu FPGA Santika Kit JESD204B Mandiri Interface
Catetan Aplikasi
AN5978

Bubuka

(Tanya patarosan)

Dokumén ieu ngajelaskeun kumaha ngajalankeun desain demo mandiri JESD204B dina Polar Fire ® Splash Board nganggo aplikasi JESD204B Standalone Demo GUI. Aplikasi GUI dibungkus sareng desain files. Désain demo nyaéta desain rujukan anu diwangun ngagunakeun blok transceiver-speed tinggi Polar Fire sareng inti IP CoreJESD204BTX sareng CoreJESD204BRX. Éta beroperasi dina modeu Loopback ku ngirim data CoreJESD204BTX ka inti IP CoreJESD204BRX ngaliwatan jalur transceiver, anu digulung deui dina papan. Setélan loopback ieu ngagampangkeun demo antarmuka JESD mandiri anu henteu meryogikeun Konverter Analog-to-Digital (ADC) atanapi Konverter Digital-to-Analog (DAC).
Alat Microchip Polar Fire parantos dipasang, blok transceiver-speed tinggi anu tiasa ngadamel laju data ti 250 Mbps dugi ka 12.5 Gbps. Modul transceiver (PF_XCVR) ngahijikeun sababaraha blok fungsional pikeun ngadukung sababaraha protokol serial-speed tinggi dina FPGA. JESD204B mangrupakeun-speed tinggi serial interface standar pikeun converters data dikembangkeun ku panitia JEDEC. Standar JESD204B ngirangan jumlah input sareng kaluaran data antara konverter sareng panarima data-speed tinggi.
Microchip nyadiakeun CoreJESD204BTX na CoreJESD204BRX IP cores nu nerapkeun pamancar jeung panarima interfaces tina standar JESD204B. Inti IP ieu gampang dihijikeun sareng konverter data dumasar JESD204B pikeun ngembangkeun aplikasi rubakpita tinggi sapertos transceiver infrastruktur nirkabel, radio anu ditetepkeun ku parangkat lunak, sistem pencitraan médis, sareng radar sareng komunikasi aman. Inti IP ieu ngadukung lebar tautan tina x1 dugi ka x4, sareng laju tautan ti 250 Mbps dugi ka 12.5 Gbps per jalur nganggo subkelas 0, 1 sareng 2.
Kanggo inpo nu langkung lengkep ihwal palaksanaan desain panganteur JESD204B, sarta sakabeh blok diperlukeun tur IP cores instantiated di Libero® SoC, tingali Desain Demo.

Desain antarmuka mandiri JESD204B tiasa diprogram nganggo salah sahiji pilihan ieu:

• Ngagunakeun .job file: Pikeun program alat ngagunakeun .job file disadiakeun babarengan jeung rarancang files, tingali Programming Alat Ngagunakeun Flash Pro Express.
• Ngagunakeun Libero SoC: Pikeun program alat ngagunakeun Libero SoC, tingali Ngajalankeun Desain Demo. Paké pilihan ieu lamun desain demo dirobah

Sarat Desain

(Tanya patarosan)

tabél di handap mangrupa daptar sumberdaya diperlukeun pikeun ngajalankeun demo.
Tabél 1-1. Sarat Desain

sarat	Vérsi
Sistem operasi	Windows® 10 sareng 11
Hardware
Polar Fire® Splash Kit sareng alat MPF300T-1FCG484E	Rev 2 atanapi engké
Parangkat lunak	Pikeun sakabéh versi software diperlukeun pikeun nyieun desain rujukan ieu, tingali readme.txt file disadiakeun dina rarancang files.
Flash Pro Express
GUI tiasa dieksekusi (disadiakeun sareng desain files)
Libero® SoC

Prasyarat

(Nanyakeun Patarosan)

Sateuacan anjeun ngamimitian, laksanakeun léngkah-léngkah ieu:

• Ngundeur tur masang Libero® SoC (sakumaha dituduhkeun dina websitus pikeun desain ieu) dina PC host tina Libero SoC Dokuméntasi.
• Unduh desain demo files ti www.microchip.com/en-us/application-notes/an5978.
• Pasang aplikasi GUI ku ngajalankeun setup.exe file sadia dina rarancang files folder: <$Desain_Files_Directory>/mpf_an5978_df/GUI
  Dina ahir pamasangan, Anjeun bisa jadi dipenta pikeun ngundeur tur masangkeunana FPGA_GUI_Pack, upami eta teu acan sadia dina sistem Anjeun.
• Alternatipna, Anjeun bisa ngundeur tur masang sacara manual Microchip FPGA_GUI_Pack.

Penting: A Lisensi Libero® Gold diperyogikeun pikeun meunteun desain anjeun nganggo Polar Fire® Splash Kit.

Démo Desain

(Nanyakeun Patarosan)

Desain demo Polar Fire® JESD204B dikembangkeun pikeun ngahubungkeun konverter data anu cocog sareng JESD204B sareng alat Polar Fire. Desain fungsina saperti kieu:

1. Blok DATA_HANDLE_0 ngahubungkeun sareng GUI. GUI ngamungkinkeun milih PRBS atanapi input gelombang.
2. Blok DATA_HANDLE_0 neraskeun pilihan input ka blok DATA_GENERATOR_0, anu ngahasilkeun sareng ngirimkeun data input anu saluyu kana inti IP CoreJESD204BTX.
3. Inti CoreJESD204BTX IP ngalaksanakeun fungsi pamancar JESD204B dumasar kana konfigurasi sareng ngirimkeun data kana inti IP PF_XCVR (transceiver).
4. Data anu disandi ditampi ku inti IP CoreJESD204BRX sabab jalur TX sareng RX blok PF_XCVR digulung deui.
5. Inti CoreJESD204BRX IP ngalaksanakeun fungsi panarima JESD204B dumasar kana konfigurasi sareng ngirimkeun data ka GUI pikeun viewasupkeun input anu dipilih.

penting: iraha kasalahan data atawa kasalahan link dipilih dina GUI, blok generator kasalahan dibangkitkeun kasalahan éta sarta nembongkeun eta dina GUI.
Gambar di handap ieu nunjukkeun palaksanaan hardware demo antarmuka JESD204B.

Gambar 3-1. Diagram Blok Palaksanaan Hardware

3.1. Palaksanaan Desain (Nanyakeun Patarosan)
Gambar di handap ieu nunjukkeun palaksanaan desain Libero® demo antarmuka JESD204B.

Gambar 3-2. Desain Interface JESD204B

Tabel di handap ieu daptar sinyal input sareng kaluaran penting dina desain.
Tabél 3-1. Sinyal Input sareng Kaluaran

Sinyal	Katerangan
Sinyal Masukan
LANE0_RXD_P sareng LANE0_RXD_N	Input diferensial panarima Transceiver
ARST_N	Reset éksternal dicandak ti switch tombol push on dewan
RX	Panarima panganteur UART
REF_CLK_PAD_P_0 jeung REF_CLK_PAD_N_0	jam rujukan diferensial dicandak ti on-board 125 MHz osilator
SEL_IN[3:0]	Sinyal dipetakeun ka DIP 1, 2, 3 sareng 4 tina saklar geser dip SW8 anu dianggo pikeun debug status jeung kasalahan
Sinyal Kaluaran
LANE0_TXD_P sareng LANE0_TXD_N	Transceiver pamancar kaluaran diferensial
LED_OUT[7:0]	Sinyal anu nunjukkeun naha tautan kaluhur atanapi kahandap
TX	Pamancar panganteur UART

3.2. Konfigurasi IP (Nanyakeun Patarosan)
Desain hardware pikeun panganteur JESD204B ngawengku blok handap.
3.2.1. Nanganan Data (Nanyakeun Patarosan)
Blok data cecekelan (DATA_HANDLE_0) nampi pilihan data input sareng tautan atanapi inpormasi generasi kasalahan data tina GUI. Blok ieu ogé ngirimkeun kaluaran data anu ditampi tina inti CoreJESD204BRX sareng data atanapi kasalahan status link ka GUI pikeun viewing.
3.2.2. Generator Data (Nanyakeun Patarosan)
Generator data gaduh generator PRBS sareng generator gelombang. Generator PRBS ngahasilkeun pola PRBS7, PRBS15, PRBS23 sareng PRBS31. Hiji mode panempatan kasalahan dilaksanakeun dina generator PRBS inserts kasalahan kana runtuyan PRBS. Generator gelombang ngahasilkeun sinus, sawtooth, segitiga sareng bentuk gelombang kuadrat. Generator data nyayogikeun pola uji 64-bit ka inti JESD204BTX, anu salajengna ngirimkeun data ka transceiver.
3.2.3. PF_TPSRAM (Nanyakeun Patarosan)
Aya dua conto blok PF_TPSRAM, blok PF_TPSRAM_C0 nyimpen status link JESD204B sateuacan dikirim ka GUI. Blok PF_TPSRAM_C1 nyimpen data anu ditampi ti CoreJESD204BRX sateuacan ngirim data ka GUI.
3.2.4. Generator Kasalahan (Nanyakeun Patarosan)
Blok generator kasalahan (ERR_GEN_0) dibangkitkeun kasalahan link ku ngirim data acak antara CoreJESD204BTX na PF_XCVR nalika generasi kasalahan link dipilih di GUI.
3.2.5. PRBS_checker (Nanyakeun Patarosan)
Pamariksaan data nampi data 64-bit tina inti IP CoreJESD204BRX sareng pariksa naha data anu ditampi leres. Éta ngahasilkeun count kasalahan sareng sinyal status, anu dikirimkeun ka GUI pikeun indikasi status. Pamariksa data sacara éksklusif mariksa sekuen PRBS anu dihasilkeun ku generator data.
3.2.6. LED Debug (Nanyakeun Patarosan)
Blok debug LED (LED_DEBUG_BLK_0) nga-debug status tautan JESD204B sareng kasalahan anu sanés. Nalika link na up, LEDs 1, 2, 3, 4, 5 jeung 6 glow, bari LEDs 7 jeung 8 teu glow (kalawan DIP 1, 2, 3 jeung 4 disetel ka low on switch SW8 dip slide).
3.2.7. Init_monitor (Nanyakeun Patarosan)
Nalika sinyal DEVICE_INIT_DONE tina blok Init_monitor mana luhur, transceiver tos rengse ngonpigurasi. Sinyal ieu sareng ed kalawan sinyal ARST_N pikeun meunangkeun sinyal reset ditangtoskeun pikeun desain.
3.2.8. CORERESET_PF (Nanyakeun Patarosan)
CoreReset_PF nyingkronkeun resets kana domain jam husus-pamaké. Ieu ensures yén bari negeskeun nyaeta Asynchronous, negation nyaeta sinkron jeung jam.
3.2.9. CoreJESD204BTX (Nanyakeun Patarosan)
CoreJESD204BTX mangrupikeun panganteur pamancar tina standar JEDEC JESD204B. Pikeun desain demo ieu, inti IP ieu ngonpigurasi dina Libero®, ditémbongkeun saperti dina gambar di handap ieu.

Gambar 3-3. CoreJESD204BTX Configurator

Kanggo inpo nu langkung lengkep ihwal CoreJESD204BTX, tingali CoreJESD204BTX Buku Panduan.
3.2.10. CoreJESD204BRX (Tanyakeun Patarosan)
CoreJESD204BRX nyaéta panganteur panarima tina standar JEDEC JESD204B. Pikeun desain demo ieu, inti IP ieu ngonpigurasi dina Libero®, ditémbongkeun saperti dina gambar di handap ieu.
Catetan: Ka view konfigurasi lengkep, muka configurator of IP ti jero rarancang.

Gambar 3-4. CoreJESD204BRX Configurator

Kanggo inpo nu langkung lengkep ihwal CoreJESD204BRX, tingali CoreJESD204BRX Buku Panduan.
3.2.11. Antarbeungeut Transceiver (Nanyakeun Patarosan)
The Polar Fire ®-speed tinggi transceiver (PF_XCVR) mangrupakeun blok IP teuas dirancang pikeun ngarojong laju data-speed tinggi mimitian ti 250 Mbps nepi ka 12.5 Gbps. Dina demo ieu, blok transceiver (PF_XCVR) dikonpigurasi dina modeu 8b10b sareng jam rujukan Clock Data Recovery (CDR) 125 MHz pikeun ngadukung laju data 5.0 Gbps.
Seuneu Polar ngirimkeun PLL (PF_TX_PLL) nyadiakeun feed jam rujukan pikeun transceiver. Jam rujukan dedicated (PF_XCVR_REF_CLK) ngajalankeun PF_TX_PLL pikeun ngahasilkeun jam kaluaran nu dipikahoyong pikeun laju data 5.0 Gbps.
Gambar di handap ieu nembongkeun konfigurasi panganteur transceiver.
Catetan: Ka view konfigurasi lengkep, muka configurator of IP ti jero rarancang.

Gambar 3-5. Transceiver Interface Configurator

Struktur Clocking

(Nanyakeun Patarosan)

Dina desain rujukan, aya tilu domain jam:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

The on-board 125-MHz kristal osilator drive jam rujukan XCVR, nu nyadiakeun jam ka DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 & C1 na DATA_HANDLE.
penting: Lamun aya parobahan dina laju data atawa jam rujukan tina transceiver nu, anjeun kudu reconfigure COREUART.
Gambar di handap ieu nembongkeun struktur clocking.
Gambar 4-1. Struktur Clocking

Reset Struktur

(Nanyakeun Patarosan)

DEVICE_INIT_DONE sareng sinyal reset éksternal ARST_N dipetakeun kana pin N4 dina Splash Kit.
Sinyal ieu ngamimitian reset sistem (FABRIC_RESET_N) ngaliwatan blok res_syn_0.
Sinyal FABRIC_RESET_N tina blok res_syn_0 nyayogikeun reset langsung kana modul ieu:

• CoreJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Salaku tambahan, FABRIC_RESET_N disambungkeun ka blok sinkronisasi reset, anu ngadistribusikaeun sinyal reset anu disingkronkeun ka blok fungsional ieu:

• pbs_checker
• DATA_HANDLE
• DATA_GENERATOR
• ERR_GEN
• LED_DEBUG_BLK
  Kaluaran RX_RESET_N tina modul CoreJESD204BRX nyayogikeun sinyal reset ka:
• LANE0_PCS_ARST_N input modul PF_XCVR_0
• Blok LED_DEBUG (EPCS_0_RX_RESET_N)

Gambar di handap ieu nembongkeun struktur reset.
Gambar 5-1. Reset Struktur

Simulating Desain Polar Fire® JESD204B

(Nanyakeun Patarosan)
Pikeun simulasi desain, laksanakeun léngkah-léngkah ieu:

1. Mimitian Libero®, teras pilih Proyék> Alat Profiles….
2. Dina Alat Profiles jandela, pilih Synthesis and Simulation on panel Tools tur pilih jalur diréktori instalasi aktip panganyarna pikeun dua alat ieu.

Pikeun Simulasi, kotektak desain files folder, nyieun Libero Project ngagunakeun Aksara TCL disadiakeun, tur klik Simulate sakumaha disorot dina Gambar 6-2. Kanggo inpo nu leuwih lengkep, tingali Appendix B: Ngajalankeun TCL Script.
A testbench disadiakeun pikeun simulate pola JESD204B PRBS sarta Pilihan gelombang. Gambar di handap ieu nunjukkeun interaksi antara testbench sareng desain.
Gambar 6-1. Testbench jeung JESD204B Demo Desain Interaksi

Testbench ngahasilkeun pilihan tés pikeun input PRBS (PRBS7, PRBS15, PRBS23 sareng PRBS31) sareng input gelombang (gelombang sinus, gelombang sawtooth, gelombang segitiga sareng gelombang kuadrat). Éta ogé ngawaskeun sinyal status kaluaran JESD204B (SYNC_N, ALIGNED sareng CGS_ERR) pikeun verifikasi fase JESD204B, sareng sinyal status kaluaran pameriksa PRBS O_BAD sareng O_ERROR [4: 0].
Pikeun simulate desain, dina tab Desain Aliran, ganda-klik Simulate handapeun Verify Pra Synthesized Desain. Pilihan Simulate disorot dina gambar di handap ieu.

Gambar 6-2. Simulating Desain

Nalika simulasi dimimitian, alat simulasi ngumpulkeun sadaya sumber desain files, ngajalankeun simulasi, sarta ngonpigurasikeun gelombang viewer pikeun nembongkeun sinyal simulasi.
Catetan: Dina sababaraha kasus, hiji ajakan bisa muncul nanyakeun keur pilihan stimulus aktif saméméh dimimitian simulasi. Pikeun ngabéréskeun ieu, arahkeun ka Hierarki Stimulus, klik katuhu PF_JESD204B_SA_TOP_TB_8b (top.v) tur pilih Set as Active Stimulus, ditémbongkeun saperti dina gambar di handap ieu.
Gambar 6-3. Atur salaku rangsangan aktip

6.1. Aliran Simulasi (Tanyakeun Patarosan)
Léngkah-léngkah ieu ngajelaskeun aliran simulasi testbench JESD204B:

1. Dina mimiti, sinyal NSYSRESET ngareset sakabéh komponén.
2. Saatos blok transceiver diinisialisasi, sinyal TB_RX_READY ditegeskeun luhur.
3. JESD204BRX ngaluarkeun pamundut sinkronisasi ku nyetir pin TB_SYNC_N low.
4. Blok JESD204BRX pariksa karakter k28.5 anu dikirimkeun ku blok JESD204BTX.
5. Fase CGS sareng ILA dimimitian saatos sinyal TB_SYNC_N ditegeskeun luhur.
6. Testbench pariksa naha sinyal CGS_ERR negeskeun low atanapi henteu, sarta ngalengkepan fase sinkronisasi grup kode.
7. Link JESD204BRX negeskeun sinyal TB_SYNC_N ka luhur.
8. Saatos parantosan suksés fase CGS, blok JESD204BTX ngamimitian Jalur Awal
   Alignment (ILA) runtuyan ku ngirimkeun opat multi-pigura dina runtuyan handap:
   – Pigura kahiji di TB_TX_SOMF = 0x8
   – Pigura kadua di TB_TX_SOMF = 0x2
   – Pigura katilu dina TB_TX_SOMF = 0x8
   – Pigura kaopat dina TB_TX_SOMF = 0x2
9. Link JESD204BRX mimiti narima opat multi-pigura dina runtuyan handap:
   – Pigura kahiji di TB_TX_SOMF = 0x8
   – Pigura kadua di TB_TX_SOMF = 0x2
   – Pigura katilu dina TB_TX_SOMF = 0x8
   – Pigura kaopat dina TB_TX_SOMF = 0x2
10. Tes fase ILA lolos upami sadayana JESD204BRX DATA_OUT nampi leres kalayan alignment pigura.
11. Saatos parantosan suksés fase ILA, blok JESD204BTX asup kana fase data.
12. Dina fase data, data di handap ieu fed kana blok JESD204BTX: PRBS7, PRBS15, PRBS23 na PRBS31 ngagunakeun generator PRBS.
13. Sine, Square, Saw sareng gelombang triangular dihasilkeun tina generator gelombang.
14. Pamariksaan PRBS mariksa pola PRBS anu ditarima ku pola PRBS anu dipiharep.
15. Output gelombang tiasa viewed dina jandela simulasi dina pilihan gelombang saluyu ditémbongkeun saperti dina Gambar 6-5.
16. Upami pameriksa data henteu ngadeteksi kasalahan, tésbench ngaluarkeun pesen TESTBENCH PASSED anu nyatakeun yén simulasi éta suksés. Upami kasalahan dideteksi, testbench ngaluarkeun pesen TESTBENCH FAILED pikeun nunjukkeun yén testbench parantos gagal.
    Nalika simulasi dijalankeun, anjeun tiasa ningali status kasus uji dina jandela Transcript of Modél Sim, ditémbongkeun saperti dina gambar di handap ieu.

Gambar 6-4. Jandéla Transkrip

Sanggeus simulasi, jandela Waveform mintonkeun bentuk gelombang simulasi sakumaha ditémbongkeun dina gambar di handap ieu.
Catetan: Anjeun bisa perhatikeun sababaraha warnings dina log. Ieu muncul sabab UART henteu dipaké dina simulasi nu. simulasi ieu museurkeun ukur dina JESD, bari UART jeung RAM kaasup pikeun tujuan GUI.
Gambar 6-5. Jandela Bentuk Gelombang Simulasi

Nyetél Demo

(Nanyakeun Patarosan)

Sanggeus ngahasilkeun bitstream, alat Polar Fire® kudu diprogram. Pikeun ngaprogram alat Polar Fire, laksanakeun léngkah-léngkah ieu:

1. Mastikeun yén setelan jumper dina dewan sarua jeung didaptarkeun dina tabel di handap ieu.
   Tabél 7-1. Setélan Jumper

   Jumper	Katerangan	Default
   J11	Tutup pin 1 jeung 2 pikeun program ngaliwatan chip FTDI. Buka pin 1 jeung 2 pikeun program ngaliwatan alat FlashPro4 atawa FlashPro5 éksternal.	Buka
   J3	Jumper pikeun milih vol intitage. Tutup pin 1 sareng 2 pikeun 1.05 V. Buka pin 1 sareng 2 pikeun 1.0 V.	Ditutup
   J10	Tutup pin 1 jeung 2 pikeun program ngaliwatan flash SPI éksternal. Upami J10 dibuka, éta ngamungkinkeun pemrograman budak SPI nganggo chip FTDI.	Buka

2. Sambungkeun kabel catu daya ka konektor J2 on dewan.
3. Sambungkeun kabel USB tina PC host ka J1 (port FTDI) dina dewan.
4. Kakuatan Dina dewan ngagunakeun switch slide SW1.
   Nalika dewan ieu Powered up, catu daya LEDs 1 ka 4 glow. Kanggo inpo nu leuwih lengkep tentang LEDs on Polar Seuneu Santika Board, tingali UG0786: Polar Seuneu FPGA Santika Kit Pamaké Guide.
5. Dina tab Aliran Desain Libero, klik dua kali Jalankeun PROGRAM Aksi.

Ka view log pakait file, arahkeun ka tab Laporan, klik katuhu Jalankeun Aksi Program tur pilih View Laporan.
Lamun alat geus hasil diprogram, tanda centang héjo nembongan ditémbongkeun saperti dina gambar di handap ieu. Kanggo inpo tentang kumaha carana ngajalankeun demo mandiri JESD204B, tingali Ngajalankeun Demo.

Gambar 7-1. Programming Alat Réngsé

Programming Alat Nganggo Flash Pro Express

(Nanyakeun Patarosan)
Bagian ieu ngajelaskeun kumaha carana program alat Polar Fire® kalawan pakasaban programming file ngagunakeun Flash Pro Express. Pakasaban file sayogi dina desain di handap ieu files lokasi folder: mpf_an5978_df/Programming_FileEureun. pakasaban.

Pikeun program alat, laksanakeun léngkah-léngkah ieu:

1. Dina PC host, ngajalankeun software Flash Pro Express.
2. Pikeun nyieun proyék anyar, klik Proyék Proyék Anyar atawa Anyar ti Flash Pro Express Job tina menu Project.
3. Lebetkeun ieu dina Proyék Proyék Anyar tina kotak dialog Proyék Flash Pro Express:
   - Proyék programming file: Klik Kotektak teras napigasi ka lokasi dimana pakasaban file lokasina tur pilih nu file. Lokasi standar nyaéta: mpf_an5978_df/Programming_FileEureun. pakasaban.
   – Lokasi proyék proyék Flash Pro Express: Klik Kotektak teras napigasi ka lokasi proyék Flash Pro Express.
   Gambar 8-1. Proyék Proyék Anyar ti Flash Pro Express Proyék
4. Pencét OK. programming nu diperlukeun file geus dipilih tur siap diprogram dina alat.
5. Jandéla Flash Pro Express nembongan, ditémbongkeun saperti dina gambar di handap ieu. Pastikeun yén nomer programmer nembongan dina widang Programmer. Upami henteu, pastikeun sambungan dewan sareng klik Refresh / Rescan Programmer.
   Gambar 8-2. Programming Alat
6. Klik RUN. Nalika alat diprogram suksés, status RUN PASSED dipintonkeun sapertos anu dipidangkeun dina gambar di handap ieu.
   Gambar 8-3. FlashPro Express-RUN LULUS
7. Tutup Flash Pro Express atanapi klik Kaluar dina tab Proyék.

Ngajalankeun Demo

(Nanyakeun Patarosan)

Bagian ieu ngajelaskeun kumaha carana make JESD204B GUI pikeun ngajalankeun demo JESD204B dina Polar Fire® Santika Board.
9.1. Masang GUI (Nanyakeun Patarosan)
Pikeun ngajalankeun demo, install JESD204B GUI. GUI ngamungkinkeun Pilihan pola test PRBS béda salaku input, sarta mintonkeun sinyal status JESD204B jeung status PRBS narima ti dewan.
Tab Gelombang tina GUI nampilkeun bentuk gelombang kaluaran anu ditampi ti dewan pikeun unggal bentuk gelombang anu dipilih salaku input.

Pikeun masang GUI, laksanakeun léngkah-léngkah ieu:

1. Pasang aplikasi JESD204B_GUI (setup.exe) tina desain ieu files folder: mpf_an5978_df/GUI.
2. Pikeun ngamimitian aplikasi GUI, ganda-klik aplikasi JESD204B_GUI ti diréktori instalasi.

9.2. Ngajalankeun Desain Demo (Nanyakeun Patarosan)
Pikeun ngajalankeun demo JESD204B, laksanakeun léngkah-léngkah ieu:

1. Sambungkeun jumper sareng nyetél Polar Fire® Splash Board sakumaha anu dijelaskeun dina léngkah 1 ka 4 tina Nyetel Demo.
2. Dina Manajer Alat dina PC host, perhatikeun port COM pakait sareng konverter serial USB
   C. Pikeun nangtukeun port COM, pariksa widang Lokasi dina sipat unggal port COM.
3. Dina menu Mimitian PC host, klik JESD204B_GUI.
4. Tina daptar palabuhan COM, pilih port COM dicirikeun dina hambalan 2, tur klik Connect, ditémbongkeun saperti dina gambar di handap ieu.
   Gambar 9-1. Pilihan Port COM penting: Port angka bisa rupa-rupa. Dina ex ieuample, port COM 32 teh port bener milih.
   Saatos sambungan suksés, indikator Host Connection janten héjo, ditémbongkeun saperti dina gambar di handap ieu.
   Gambar 9-2. Sambungan Host suksésTabel di handap daptar sinyal status dipintonkeun dina JESD204B GUI.
   tabél 9-1. Sinyal Status dina JESD204B GUI

   Sinyal	Katerangan
   Sambungan Host	Némbongkeun status komunikasi UART.
   Status Patalina	Nembongkeun status link komunikasi antara TX jeung RX.
   SYNC_N	Nunjukkeun status JESD204B.
   DIJURUKkeun	Nunjukkeun yén sadaya jalur transceiver dijajarkeun.
   RX VALID	Nunjukkeun yén data RX valid. Dina modeu 8b10b, nunjukkeun yén alignment koma geus lumangsung sarta CDR dikonci.
   Status PRBS	Nunjukkeun kasalahan PRBS.
   Kasalahan Count	Nyadiakeun jumlah kasalahan anu lumangsung salila mariksa PRBS
   CGS_ERR	Nunjukkeun kasalahan sinkronisasi grup kode.
   NIT_ERR	Nunjukkeun kasalahan "teu dina tabel".
   DISP ERR	Nunjukkeun kasalahan disparity.
   LINK_CD_ERR	Nunjukkeun hiji link konfigurasi data mismatch.
   UCC_ERR	Nunjukkeun kasalahan "karakter kontrol anu teu kaduga".

5. Tina daptar Pilihan Input, pilih pola anu bakal dikirimkeun, teras klik MULAI, sapertos anu dipidangkeun dina gambar di handap ieu.
   Gambar 9-3. Pilihan PolaPola anu dipilih dikirim ngaliwatan tautan ngirimkeun serial sareng ditampi ku CoreJESD204BRX, anu mariksa kasalahan. Iraha waé, status JESD204B tiasa dipantau nganggo sinyal status dina GUI, sapertos anu dipidangkeun dina gambar di handap ieu.
   Gambar 9-4. Link Status jeung JESD204B Status
6. Pikeun ngahasilkeun kasalahan dina data PRBS, klik Generate Data Error.
   Indikator Status PRBS robah jadi beureum, sarta widang Kasalahan Count mintonkeun jumlah kasalahan, ditémbongkeun saperti dina gambar di handap ieu.
   Gambar 9-5. Kasalahan Data
7. Klik Hapus Kasalahan pikeun mupus kasalahan dina data PRBS tur ngareset status PRBS.
   Indikator Status PRBS robah jadi héjo, sarta Kasalahan Count robah jadi 0, ditémbongkeun saperti dina gambar di handap ieu.
   Gambar 9-6. Kasalahan Data Dihapus
8. Pikeun ngahasilkeun kasalahan link antara CoreJESD204BTX sareng jalur transceiver, klik Generate Link Error.
   Indikator Status Patalina, SYNC_N, ALIGNED, RX VALID, DISP_ERR sareng CGS_ERROR beureum, sapertos anu dipidangkeun dina gambar di handap ieu.
   Gambar 9-7. Kasalahan Tumbu
9. Pikeun mupus kasalahan link, klik Hapus Kasalahan.
   Indikator status jadi héjo, ditémbongkeun saperti dina gambar di handap ieu.
   Gambar 9-8. Hapus Kasalahan Patalina
10. Pikeun ngarobah pola, pilih Triangle tina daptar Pilihan Input.
    Pola anu dipilih dikirim ngaliwatan tautan ngirimkeun serial sareng ditampi ku CoreJESD204BRX. Iraha waé, status JESD204B tiasa dipantau nganggo sinyal status dina GUI.
11. Ka view gelombang nampi ti CoreJESD204BRX, klik tab Waveform, ditémbongkeun saperti dina gambar di handap ieu.
    Gambar 9-9. Bentuk Gelombang Triangle
12. Pikeun ngeureunkeun demo, klik Stop sareng tutup GUI.

Lampiran A: Rujukan

(Nanyakeun Patarosan)

bagian ieu mangrupa daptar dokumén nu nyadiakeun émbaran nu langkung lengkep ihwal standar JESD204B na IP cores dipaké dina desain demo.

• Kanggo inpo tentang standar panganteur JESD204B, mangga buka JEDEC websitus.
• Kanggo inpo tentang blok transceiver Seuneu Polar, PF_TX_PLL sareng PF_XCVR_REF_CLK, tingali Polar Seuneu kulawarga Transceiver Guide pamaké.
• Kanggo inpo nu leuwih lengkep tentang PF_TPSRAM (PF Micro SRAM), tingali Polar Seuneu kulawarga lawon Guide pamaké.
• Kanggo inpo nu langkung lengkep ihwal CoreJESD204BTX, tingali CoreJESD204BTX Buku Panduan.
• Kanggo inpo nu langkung lengkep ihwal CoreJESD204BRX, tingali CoreJESD204BRX Buku Panduan.
• Kanggo inpo nu leuwih lengkep tentang Libero, Modél Sim na simplify, tingali dina Microchip Libero SoC webkaca.

Appendix B: Ngajalankeun TCL Script

(Nanyakeun Patarosan)

Aksara TCL disadiakeun dina rarancang files folder handapeun diréktori HW. Upami diperlukeun, aliran desain bisa dihasilkeun ti Palaksanaan Desain nepi ka generasi pakasaban file. Pikeun ngajalankeun TCL, laksanakeun léngkah-léngkah ieu:

1. Jalankeun parangkat lunak Libero®.
2. Pilih Project > Execute Script….
3. Klik Kotektak tur pilih script.tcl tina diréktori HW diundeur.
4. Klik Run.

Saatos palaksanaan sukses naskah TCL, proyék Libero dijieun dina diréktori HW. Kanggo inpo nu langkung lengkep ihwal skrip TCL, tingali mpf_an5978_df/HW/TCL_Script_readme.txt.
Kanggo inpo nu langkung lengkep ihwal Paréntah TCL, tingali Paréntah Rujukan TCL Paréntah. Kanggo patarosan naon waé anu dipendakan nalika ngajalankeun skrip TCL, hubungi Dukungan Téknis.

Riwayat révisi

(Nanyakeun Patarosan)

Sajarah révisi ngajelaskeun parobahan anu dilaksanakeun dina dokumén. Parobahan didaptarkeun ku révisi, dimimitian ku publikasi ayeuna.

Révisi	titimangsa	Katerangan
A	08/2025	Ieu daptar parobahan anu dilakukeun dina révisi A dokumén: • Dokumén ieu migrasi ka témplat Microchip. • Jumlah dokumén ieu diropéa tina 50200796 mun DS00005978. • The dokumen ID ieu diropéa tina DG0796 mun AN5978.
3.0	—	Dokumén ieu diropéa ngeunaan sékrési Libero® SoC Polar Fire v2.2.
2.0	—	Dokumén ieu diropéa ngeunaan sékrési Libero SoC Polar Fire v2.1.
1.0	—	Publikasi munggaran tina dokumén ieu.

Rojongan FPGA Microchip

Grup produk Microchip FPGA ngadukung produkna sareng sababaraha jasa dukungan, kalebet Layanan Pelanggan, Pusat Rojongan Téknis Pelanggan, a websitus, sareng kantor penjualan sadunya.
Konsumén disarankan pikeun nganjang ka sumber online Microchip sateuacan ngahubungi dukungan sabab kamungkinan pisan patarosan na parantos dijawab.
Kontak Center Rojongan Téknis ngaliwatan websitus di www.microchip.com/support. Sebutkeun nomer Bagian Alat FPGA, pilih kategori kasus anu pas, sareng unggah desain files bari nyieun kasus rojongan teknis.
Kontak Service Palanggan pikeun rojongan produk non-teknis, kayaning harga produk, upgrades produk, update informasi, status pesenan, jeung otorisasina.

• Ti Amérika Kalér, nelepon 800.262.1060
• Ti sakuliah dunya, nelepon 650.318.4460
• Fax, ti mana waé di dunya, 650.318.8044

Émbaran Microchip

mérek dagang
Nami sareng logo "Microchip", logo "M", sareng nami, logo, sareng merek sanés mangrupikeun mérek dagang kadaptar sareng teu kadaptar ti Microchip Technology Incorporated atanapi afiliasi sareng/atawa anak perusahaan di Amérika Serikat sareng/atawa nagara-nagara sanés ("Microchip Mérek dagang"). Inpormasi ngeunaan Microchip Trademark tiasa dipendakan di https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Bewara Hukum
Publikasi ieu sareng inpormasi di dieu ngan ukur tiasa dianggo sareng produk Microchip, kalebet pikeun ngarancang, nguji, sareng ngahijikeun produk Microchip sareng aplikasi anjeun. Pamakéan inpormasi ieu dina cara anu sanés ngalanggar syarat ieu. Inpormasi ngeunaan aplikasi alat disayogikeun ngan ukur pikeun genah anjeun sareng tiasa diganti ku apdet. Tanggung jawab anjeun pikeun mastikeun yén aplikasi anjeun cocog sareng spésifikasi anjeun. Ngahubungan kantor jualan Microchip lokal Anjeun pikeun rojongan tambahan atawa, ménta rojongan tambahan di www.microchip.com/en-us/support/design-help/client-support-services.

Inpormasi ieu disayogikeun ku MICROCHIP "AS IS". MICROCHIP TEU NGAREGEPKEUN REPRESENTASI ATAWA HARANSI NAON NAON BAHA TERNYATA ATAU TERSIRAT, TULIS ATAU LISAN, STATUTORY ATAWA SABAJEUN, PABUAT KA INFORMASI KAAWASAN TAPI TEU DIWATES KA SALAH JENIS HARANSI TERSIRAT, NON-PENDAFTARAN, DAN FIRMAN. TUJUAN, ATAWA HARANSI PABUAT KA KONDISI, KUALITI, ATAWA KINERJANA.
MICROCHIP MOAL MAH TANGGUNG JAWAB KANGGO NU LANGSUNG, KHUSUS, PUNITIF, INCIDENTAL, ATAWA KONSEQUENTIAL RUGI, KARUSAKAN, BIAYA, ATAWA BAYAAN NAON NU SAUNANA NU PABUAT KA INFORMASI ATAWA GUNAANNA, NAON NGABISABUNGKEUN, KALAU KANGGO KANGGO KITU. Kamungkinan ATAWA KARUKSAKAN NU DIHARAPKEUN. Pikeun FULLEST EXTENT diidinan ku hukum, tanggung jawab total Microchip dina sagala klaim dina sagala cara patali jeung informasi atawa pamakéan na moal ngaleuwihan jumlah waragad, lamun aya, nu geus dibayar langsung ka Microchip pikeun informasi.
Pamakéan alat Microchip dina rojongan hirup jeung / atawa aplikasi kaamanan sagemblengna dina resiko meuli urang, sarta meuli satuju pikeun membela, indemnify jeung nahan Microchip bahya tina sagala jeung sagala Karuksakan, klaim, jas, atawa expenses hasilna tina pamakéan sapertos. Taya lisensi anu conveyed, implicitly atawa lamun heunteu, dina sagala hak cipta intelektual Microchip iwal disebutkeun béda.

Fitur Protection Code Alat Microchip
Catet detil di handap ieu ngeunaan fitur panyalindungan kode dina produk Microchip:

• Produk Microchip nyumponan spésifikasi anu aya dina Lembar Data Microchip khususna.
• Microchip percaya yén kulawarga produkna aman nalika dianggo dina cara anu dimaksud, dina spésifikasi operasi, sareng dina kaayaan normal.
• nilai Microchip sarta aggressively ngajaga hak cipta intelektual na. Usaha pikeun ngalanggar fitur panyalindungan kode produk Microchip dilarang pisan sareng tiasa ngalanggar Digital Millennium Copyright Act.
• Boh Microchip atanapi produsén semikonduktor sanés tiasa ngajamin kaamanan kode na. Perlindungan kode henteu hartosna yén kami ngajamin produkna "teu tiasa dipecahkeun".
  Perlindungan kode terus mekar. Microchip komitmen pikeun terus ningkatkeun fitur panyalindungan kode produk urang.

 Catetan Aplikasi
© 2025 Microchip Technology Inc. sareng anak perusahaan na
DS00005978A –

Dokumén / Sumberdaya

MICROCHIP AN5978 Polar Seuneu FPGA Santika Kit [pdf] Pituduh pamaké AN5978 Polar Fire FPGA Splash Kit, AN5978, Polar Fire FPGA Splash Kit, Fire FPGA Splash Kit, FPGA Splash Kit, Splash Kit

Rujukan

• Manual pamaké