DSP Pangwangun pikeun Intel FPGAs
Émbaran produk
Produk disebut DSP Pangwangun pikeun Intel FPGAs. Éta mangrupikeun alat parangkat lunak anu ngamungkinkeun para pangguna ngarancang sareng ngalaksanakeun algoritma pamrosésan sinyal digital (DSP) dina Intel FPGA. Alatna nyayogikeun antarbeungeut grafis anu ngahiji sareng The MathWorks MATLAB sareng alat Simulink, anu ngamungkinkeun para pangguna ngarancang sistem DSP nganggo pendekatan diagram blok. Alatna ngagaduhan vérsi anu béda-béda, kalayan versi panganyarna nyaéta 22.4. Produk parantos ngalangkungan sababaraha révisi, sareng unggal révisi ngenalkeun fitur énggal, perbaikan bug, sareng perbaikan. Tabél sajarah révisi nyayogikeun kasimpulan parobahan anu dilakukeun dina unggal vérsi. Produkna ngagaduhan dua édisi blokset: blokset standar sareng blokset canggih. Blokset standar sayogi pikeun Intel Quartus Prime Standard Edition, sedengkeun blokset canggih sayogi pikeun Intel Quartus Prime Pro Edition sareng Intel Quartus Prime Standard Edition. Produkna ngagaduhan syarat sistem anu kedah dicumponan pikeun pamasangan sareng panggunaan anu leres. Merlukeun sahanteuna hiji versi The MathWorks MATLAB jeung alat Simulink, kalayan rojongan pikeun 64-bit versi MATLAB. Versi software Intel Quartus Prime kedah cocog sareng versi DSP Builder pikeun Intel FPGA anu dianggo. Blokset canggih nganggo jinis titik tetep Simulink pikeun sadaya operasi sareng ngabutuhkeun vérsi lisénsi Simulink Fixed Point. Intel ogé nyarankeun DSP System Toolbox sareng Communications System Toolbox pikeun fungsionalitas tambahan.
Parentah Pamakéan Produk
- Mastikeun yén anjeun gaduh versi cocog The MathWorks MATLAB na Simulink alat dipasang dina workstation Anjeun. Alat ukur ngadukung vérsi 64-bit MATLAB.
- Pastikeun Anjeun gaduh versi luyu tina software Intel Quartus Prime dipasang. Versina kedah cocog sareng versi DSP Builder pikeun Intel FPGA anu anjeun anggo.
- Jalankeun DSP Builder pikeun Intel FPGAs sareng muka antarmuka grafis.
- Rancang sistem DSP anjeun nganggo pendekatan diagram blok anu disayogikeun ku alat. Anggo blok sareng fitur anu sayogi pikeun ngawangun algoritma anu dipikahoyong.
- Candak advantage tina tipe titik tetep Simulink pikeun sakabéh operasi dina desain Anjeun. Pastikeun anjeun gaduh lisénsi anu dipikabutuh pikeun Simulink Fixed Point.
- Upami anjeun peryogi pungsionalitas tambahan, pertimbangkeun ngagunakeun Kotak Alat Sistem DSP sareng Kotak Alat Sistem Komunikasi, anu disarankeun ku Intel.
- Saatos desain anjeun parantos réngsé, anjeun tiasa ngahasilkeun anu diperyogikeun files pikeun programming hiji Intel FPGA.
Ku nuturkeun paréntah pamakean ieu, anjeun bakal tiasa ngarancang sareng ngalaksanakeun algoritma DSP sacara efektif dina Intel FPGA nganggo DSP Builder pikeun Intel FPGA.
DSP Pangwangun pikeun Intel® FPGAs Release Catetan
Émbaran patali
- Basis Pangaweruh
- Instalasi Software jeung Lisénsi
Érté
Errata mangrupikeun cacad fungsional atanapi kasalahan, anu tiasa nyababkeun produk nyimpang tina spésifikasi anu diterbitkeun. Masalah dokuméntasi kalebet kasalahan, déskripsi anu teu jelas, atanapi ngaleungitkeun tina spésifikasi anu diterbitkeun ayeuna atanapi dokumén produk.
Kanggo inpo lengkep ngeunaan errata sareng versi anu kapangaruhan ku errata, tingal halaman Pangkalan Pengetahuan Intel®. websitus.
Émbaran patali
Basis Pangaweruh
DSP Pangwangun pikeun Intel FPGAs Advanced Blockset Sajarah Révisi
| Vérsi | titimangsa | Katerangan |
| 22.4 | 2022.12.12 | Ditambahkeun Matrix Multiply Engine Desain Example. |
| 22.3 | 2022.09.30 | • Ningkatkeun kinerja:
- DSP Builder ayeuna nganggo blok FP DSP pikeun FP16 sareng Bfloat16, dibuleurkeun leres, Tambihan, Sub or AddSub dina alat Intel Agilex - Disadiakeun aksés ka DSP beurat jeung DSP arsitéktur lampu pikeun log éksponénsial jeung alam di blockset DSP Pangwangun. - ningkat pamakean logika FP FFT pikeun dua format FP precision handap: FP16 sareng FP19. • Ningkatkeun integrasi desain DSP Pangwangun kalawan IP sejenna dina Desainer Platform. - DSP Builder henteu ngabuka gulungan tapi ngajaga babarengan vektor (opsional) sinyal kompléks salaku éntitas conduit tunggal. - Anjeun oge bisa napelkeun peran custom kana conduit nu. DSP Builder otomatis napelkeun sababaraha conduits kalawan ngaran unik ku prefixing interface jeung ngaran model DSP Builder. • Ningkatkeun konfigurasi standar tina FFT blok pikeun ngaleutikan kasalahan nalika ngarobah parameter FFT. • Disadiakeun pilihan pikeun ngareset kaayaan internal tina FIR blok salila reset haneut. • Ditambahkeun perpustakaan nu ngandung blok Simulink nu DSP Pangwangun desain ngarojong. |
| 22.2 | 2022.03.30 | Ngurangan cacah iteration internal dina CORDIC blok pikeun ngurangan pamakean sumberdaya sareng ningkatkeun akurasi. |
| dituluykeun… | ||
| Vérsi | titimangsa | Katerangan |
| 22.1 | 2022.06.30 | • ditambahkeun latency ngalaporkeun ka GPIO blok (sarupa jeung latensi ngalaporkeun on the Saluran IO
blok). • Ditambahkeun hibrid deui-ka-balik VFFT blok, nu ngarojong ngalirkeun data kontinyu lamun ukuran FFT robah tanpa kudu siram pipa FFT. • rojongan ditambahkeun pikeun Intel Siklon 10 LP, Intel MAX 10, Siklon IV E + GX di DSP Pangwangun Advanced Pro. Anjeun kedah nyusun RTL anu dihasilkeun sareng édisi Intel Quartus Std. • Ngalegaan mékanisme kontrol baca-aksés ka SharedMems meungpeuk • Ningkat DSP block packing ku jalan ngarobah Tambihan, Sub, jeung Mux kana hiji dinamis AddSub meungpeuk |
| 21.4 | 2021.12.30 | Ditambahkeun AXI4StreamReceiver jeung AXI4StreamTransmitter ka nu Streaming perpustakaan |
| 21.3 | 2021.09.30 | • Ditambahkeun DFT Perpustakaan kalawan DFT, ReorderBlock, jeung ReorderAndRescale blok
• Ditambahkeun rojongan pikeun alat Siklon V • Ditambahkeun piwuruk aksés dibaca (RA) kontrol ka blok memori DSP Pangwangun • Ditambahkeun hiji saderhana deui-ka-balik FFT blockset • Katambah kamampuhan pikeun masang DSP Builder mandiri tanpa meryogikeun pamasangan Intel Quartus Prime anu cocog sareng versi. |
| 21.1 | 2021.06.30 | • ditambahkeun Mesin Nagara Terhingga blok jeung desain example.
• rojongan ditambahkeun pikeun versi MATLAB: R2020b |
| 20.1 | 2020.04.13 | Dipiceun alat pamilih dina Parameter Parangkat panel. |
| 2019.09.01 | Ditambahkeun dukungan pikeun alat Intel Agilex®. | |
| 19.1 | 2019.04.01 | • Ditambahkeun rojongan pikeun dua jenis floating-titik anyar float16_m7 (bfloat) jeung float19_m10.
• Ditambahkeun fitur latency gumantung. • Ditambahkeun FIFO panyangga eusian-tingkat ngalaporkeun. |
| 18.1 | 2018.09.17 | • Ditambahkeun impor HDL.
• Ditambahkeun C ++ model software. |
| 18.0 | 2018.05.08 | • rojongan ditambahkeun pikeun ngaminimalkeun reset otomatis tina desain DSP Pangwangun. Reset minimization nangtukeun set minimal tina registers dina desain anu merlukeun reset, bari nahan pungsionalitas desain urang bener. Ngurangan jumlah registers nu DSP Builder resets bisa méré ningkat kualitas hasil ie wewengkon ngurangan tur ngaronjat Fmax.
• Ditambahkeun rojongan pikeun widang bit kana SharedMem Blok. Widang ieu nyadiakeun fungsionalitas analog kana rojongan widang bit aya dina RegField jeung RegOut blok. • Ditambahkeun rojongan béta pikeun HDL impor, nu incorporates VHDL atanapi Verilog HDL desain synthesizable kana desain DSP Pangwangun. Anjeun teras tiasa cosimulate desain diimpor sareng komponén DSP Builder Simulink. Impor HDL kalebet antarbeungeut pangguna minimal, tapi peryogi sababaraha setélan manual. Pikeun ngagunakeun fitur ieu, anjeun peryogi lisénsi pikeun alat MathWorks HDL Verifier. |
| 17.1 | 2017.11.06 | • Ditambahkeun super-sample NCO desain example.
• Ditambahkeun rojongan pikeun alat Intel Cyclone® 10 jeung Intel Stratix® 10. • Dipiceun instansi tina Sinyal meungpeuk. • pilihan WYSIWYG dihapus dina Inpormasi Sintésis meungpeuk. |
| 17.0 | 2017.05.05 | • Rebranded salaku Intel
• Deprecated Sinyal meungpeuk • Ditambahkeun Gaussian jeung Random Jumlah Generator design examples • Ditambahkeun variabel-ukuran supersampdipingpin FFT design example • ditambahkeun HibridVFFT meungpeuk • ditambahkeun UmumVTwiddle jeung GeneralMultVTwiddle blok |
| 16.1 | 2016.11.10 | • Ditambahkeun 4-kanal 2-anteneu DUC na DDC pikeun desain rujukan LTE
• Ditambahkeun blok BFU_simple • Dijieun Standar na Pro édisi. Pro ngarojong Arria 10 alat; Standar ngadukung sadaya kulawarga anu sanés. • Deprecated nu Sinyal meungpeuk • Ditambahkeun fungsionalitas pikeun netepkeun setélan panganteur Avalon-MM dina menu DSP Pangwangun |
| dituluykeun… | ||
| Vérsi | titimangsa | Katerangan |
| 16.0 | 2016.05.02 | • perpustakaan reorganisasi
• Ningkat hasil tilepan dina MAX 10 alat • Ditambahkeun ex design anyaramples: - Generator Jumlah acak Gaussian - DUC_4C4T4R sareng DDC_4C4T4R LTE digital-up sareng turun-konversi • Ditambahkeun strategi pruning FFT anyar: prune_to_widths () |
| 15.1 | 2015.11.11 | • Deprecated Ngajalankeun Quartus II jeung Jalankeun Modelsim blok
• Ditambahkeun rojongan jam pameuntasan • Katambah saringan FIR reconfigurable • Ningkatkeun panganteur beus: - Ningkatkeun mariksa kasalahan sareng ngalaporkeun - Ningkatkeun akurasi simulasi - Ningkatkeun palaksanaan logika budak beus - Ningkat pameuntasan jam • robah sababaraha interfaces Avalon-MM • Ditambahkeun blok anyar: — Nangkep Nilai — Fanout — Reureuh — Vectorfanout • Ditambahkeun IIR: full-rate fixed-point jeung IIR: full-rate floating-point demo • Ditambahkeun ngirimkeun sareng nampi desain rujukan modem |
| 15.0 | Méi 2015 | • rojongan ditambahkeun pikeun SystemVerilog kaluaran
• Ditambahkeun perpustakaan kenangan éksternal • ditambahkeun Mémori éksternal meungpeuk • Ditambahkeun anyar Ngidinan nulis dina duanana palabuhan parameter pikeun DualMem meungpeuk • Parameter robah dina AvalonMMSlaveSetélan meungpeuk |
| 14.1 | Désémber 2014 | • rojongan ditambahkeun pikeun Arria 10 blok teuas floating-titik
• Ditambahkeun BusStimulus na BusStimulusFileblok Reader ka memori-dipetakeun registers design example. • Ditambahkeun blok AvalonMMSlaveSettings na DSP Pangwangun> Avalon Interfaces> Avalon-MM budak pilihan menu • Dipiceun parameter beus ti Control na Signal blok • Dipiceun ex design handapamples: — Parabot Parobah Warna (Bagi Sumberdaya Lipat) - Interpolasi FIR Filter kalawan Ngamutahirkeun koefisien - Saringan FIR Primitif (Lipat Ngabagi Sumberdaya) - Tunggal-Stage Filter IIR (Bagi Sumberdaya Folding) - Tilu-stage Filter IIR (Bagi Sumberdaya Folding) • Ditambahkeun rojongan sistem-in-the-loop • Ditambahkeun blok anyar: - Klasifikasi titik ngambang - Floating-titik kalikeun ngumpulkeun - Ditambahkeun fungsi hypotenuse kana blok matematika • Ditambahkeun desain examples: - Konverter rohangan warna - Komplek FIR - CORDIC ti Blok Primitif - Pangurangan faktor crest - Lipat FIR - Variabel Integer Rate Decimation Filter - Urut Véktor - sequential jeung iterative |
| dituluykeun… | ||
| Vérsi | titimangsa | Katerangan |
| • Desain rujukan ditambahkeun:
- Pangurangan faktor crest - Langsung RF kalawan Synthesizable Testbench - Saringan Decimation Dinamis - Reconfigurable Decimation Filter - Variabel Integer Rate Decimation Filter • Dipiceun folder babagi sumberdaya • polder ALU diropéa |
||
| 14.0 | Juni 2014 | • rojongan ditambahkeun pikeun MAX 10 FPGAs.
• Dipiceun rojongan pikeun Siklon III jeung alat Stratix III • ningkat DSP Pangwangun Run ModelSim pilihan, nu ayeuna ngidinan Anjeun pikeun ngajalankeun ModelSim keur desain tingkat luhur atawa submodules individu • Ngarobah generasi HDL kana diréktori tingkat alat (dina diréktori target RTL) tinimbang dina hirarki diréktori • Ditambahkeun sinyal dibaca dina panganteur beus • Ditambahkeun port jelas dina FIFO • Deprecated 13 blok FFT • Ditambahkeun ex design anyaramples: - Avalon-ST Interface (Input jeung Output FIFO panyangga) kalawan Backpressure - Avalon-ST Interface (Kaluaran FIFO panyangga) kalawan Backpressure - Fungsi matématika titik tetep - Fractional akar kuadrat ngagunakeun CORDIC - Normalisasi - Paralel FFT - FFT Floating-Point Paralel - Akar kuadrat ngagunakeun CORDIC - Switchable FFT / iFFT — Variabel-Ukuran Fixed-Point FFT — Variabel-Ukuran Fixed-Point FFT tanpa Blok BitReverseCoreC — Variabel-Ukuran Maneuh-Point iFFT — Variabel-Ukuran Fixed-Point iFFT tanpa Blok BitReverseCoreC - Variabel-Ukuran Floating-Point FFT — Variabel-Ukuran Floating-Point FFT tanpa Blok BitReverseCoreC — Variabel-Ukuran Floating-Point iFFT — Variabel-Ukuran Floating-Point iFFT tanpa Blok BitReverseCoreC • Ditambahkeun blok anyar: - Anchored Reureuh - Diaktipkeun Tunda Line - Diaktipkeun Eupan Balik reureuh - FFT2P, FFT4P, FFT8P, FFT16P, FFT32P, sareng FFT64P - FFT2X, FFT4X, FFT8X, FFT16X, FFT32X, sareng FFT64X - FFT2, FFT4, VFFT2, sareng VFFT4 - Umum Multitwiddle sareng Umum Twiddle (GeneralMultiTwiddle, GeneralTwiddle) - Hibrid FFT (Hybrid_FFT) - Paralel Pipelined FFT (PFFT_Pipe) - Siap |
| 13.1 | Nopémber 2013 | • Dipiceun rojongan pikeun alat di handap ieu:
- Arria GX - Siklon II - HardCopy II, HardCopy III, jeung HardCopy IV - Stratix, Stratix II, Stratix GX, sarta Stratix II GX • ningkat aliran tilepan ALU • Ditambahkeun fungsi anyar pikeun blok Math. |
| dituluykeun… | ||
| Vérsi | titimangsa | Katerangan |
| • Ditambahkeun pilihan blok Simulink fi pikeun blok Const, DualMem, sareng LUT
• Ditambahkeun ex design anyaramples: - Variabel-precision real-time FFT - Interpolasi FIR Filter kalayan ngamutahirkeun koefisien - Time-reureuh beamformer • Ditambahkeun blok anyar: - Anchored Reureuh - Polinomial - TwiddleAngle - TwiddleROM sareng TwiddleROMF - VariableBitReverse - VFFT |
||
| 13.0 | Méi 2013 | • Diropéa blok alat jeung menu Pamilih Alat anyar.
• Ditambahkeun blok ModelPrim anyar: - Konst Mult - Ngabagi - MinMax - Negatekeun - Produk skalar • Ditambahkeun salapan blok FFT anyar • Ditambahkeun sapuluh demonstrasi FFT anyar |
| 12.1 | Nopémber 2012 | • Ditambahkeun fitur tilepan ALU
• Ditambahkeun pilihan floating-point precision ditingkatkeun • Ditambahkeun blok ModelPrim anyar di handap ieu: - TambahkeunSub - AddSubFused - CmpCtrl — Matématika - Maksimum sareng Minimal - MinMaxCtrl - Babak - Trig • Ditambahkeun blok FFT anyar di handap ieu: - Deteksi Tepi (EdgeDetect) - Pulse Divider (PulseDivider) - Pulse Multiplier (PulseMultiplier) — Bit-Reverse FFT sareng Kaluaran Alami (FFT_BR_Natural) • Ditambahkeun di handap ex design FIR anyaramples: - Super-sample decimating FIR filter - Super-sample fractional FIR filter • Ditambahkeun posisi, speed, jeung kontrol ayeuna keur motor AC (kalawan ALU tilepan) desain example |
Émbaran patali
DSP Pangwangun Advanced Blockset Buku Panduan
Sarat Sistim
- DSP Builder pikeun Intel FPGAs ngahiji sareng alat MathWorks MATLAB sareng Simulink sareng sareng parangkat lunak Intel Quartus® Prime.
- Pastikeun sahenteuna hiji versi The MathWorks MATLAB sareng alat Simulink sayogi dina workstation anjeun sateuacan anjeun masang DSP Builder pikeun Intel FPGAs. Anjeun kedah nganggo versi anu sami tina parangkat lunak Intel Quartus Prime sareng DSP Builder pikeun Intel FPGA. DSP Pangwangun pikeun Intel FPGAs ngan ngarojong 64-bit versi MATLAB.
- Ti v18.0, DSP Pangwangun pikeun Intel FPGAs maju blockset sadia pikeun Intel Quartus Perdana Pro Edition jeung Intel Quartus Perdana Standar Edition. DSP Pangwangun pikeun blokset standar Intel FPGAs ngan sadia pikeun Intel Quartus Prime Standard Edition.
meja 2. DSP Pangwangun pikeun Intel FPGAs MATLAB Depéndensi
| Vérsi | MATLAB Dirojong Vérsi | ||
| DSP Pangwangun Standar Blockset | DSP Pangwangun Advanced Blockset | ||
| Intel Quartus Prime Standard Edition | Intel Quartus Prime Pro Edition | ||
| 22.4 | Henteu sayogi | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | Henteu sayogi | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | Henteu sayogi | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | Henteu sayogi | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | Henteu sayogi | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | Henteu sayogi | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | Henteu sayogi | R2019a R2018b R2018a R2017b | |
| dituluykeun… | |||
| Vérsi | MATLAB Dirojong Vérsi | ||
| DSP Pangwangun Standar Blockset | DSP Pangwangun Advanced Blockset | ||
| Intel Quartus Prime Standard Edition | Intel Quartus Prime Pro Edition | ||
| R2017a R2016b | |||
| 19.1 | Teu dirojong | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
Catetan:
DSP Builder pikeun blokset canggih Intel FPGAs ngagunakeun tipe titik tetep Simulink pikeun sakabéh operasi sarta merlukeun versi dilisensikeun tina Simulink Fixed Point. Intel ogé nyarankeun DSP System Toolbox jeung Communications System Toolbox, nu sababaraha ex designamples pamakéan.
Émbaran patali
Pamasangan Software Intel sareng Lisénsi.
DSP Builder pikeun Intel® FPGAs Release Notes 9
Dokumén / Sumberdaya
 |
intel DSP Pangwangun pikeun Intel FPGAs [pdf] Pituduh pamaké DSP Pangwangun pikeun Intel FPGAs, Pangwangun pikeun Intel FPGAs, Intel FPGAs, FPGAs |