MICROCHIP UG0877 SLVS-EC Panarima pikeun Pituduh Pamaké FPGA Seuneu Polar
Riwayat révisi
Sajarah révisi ngajelaskeun parobahan anu dilaksanakeun dina dokumén. Parobahan didaptarkeun ku révisi, dimimitian ku publikasi ayeuna.
Révisi 4.0
Di handap ieu kasimpulan parobahan anu dilakukeun dina révisi 4.0 tina dokumén ieu.
- Diganti Gambar 2, kaca 2, Gambar 3, kaca 3, Gambar 8, kaca 6, jeung Gambar 9, kaca 7.
- Bagian dipiceun Kirim PLL, kaca 4.
- Tabél 1, kaca 3, Tabél 3, kaca 7, Tabél 4, kaca 7, sareng Tabél 5, kaca 8 diropéa.
- Bagian anu diropéa PLL pikeun Generasi Jam Piksel, kaca 4.
- Parameter Konfigurasi bagian diropéa, kaca 7.
Révisi 3.0
Di handap ieu kasimpulan parobahan anu dilakukeun dina révisi 3.0 tina dokumén ieu.
- SLVS-EC IP, kaca 2
- Tabel 3 dina kaca 7
Révisi 2.0
Di handap ieu kasimpulan parobahan anu dilakukeun dina révisi 2.0 tina dokumén ieu.
- SLVS-EC IP, kaca 2
- Konfigurasi Transceiver, kaca 3
- Tabel 3 dina kaca 7
Révisi 1.0
Révisi 1.0 mangrupikeun publikasi munggaran tina dokumén ieu
SLVS-EC IP
SLVS-EC nyaéta panganteur-speed tinggi Sony pikeun sénsor gambar CMOS resolusi luhur generasi saterusna. Standar ieu toléran kana skew jalur-ka-jalur kusabab téknologi jam anu dipasang. Éta ngagampangkeun desain tingkat dewan dina hal pangiriman gancang sareng jarak jauh. SLVS-EC Rx IP inti nyadiakeun panganteur SLVS-EC pikeun PolarFire FPGA narima data sensor gambar. IP ngarojong speed nepi ka 4.752 Gbps. Inti IP ngadukung dua, opat, sareng dalapan jalur pikeun konfigurasi RAW 8, RAW 10, sareng RAW 12. Gambar di handap nembongkeun diagram sistem pikeun solusi kaméra SLVS-EC.
angka 1 • SLVS-EC IP Blok Diagram
Transceiver Polar Fire® dipaké salaku panganteur PHY pikeun sénsor SLVS-EC saprak panganteur SLVS-EC ngagunakeun téhnologi jam embedded. Éta ogé ngagunakeun 8b10b encoding, anu tiasa pulih nganggo transceiver PolarFire. PolarFire FPGA boga nepi ka 24 low-daya 12.7 Gbps transceiver lajur. Jalur transceiver ieu tiasa dikonpigurasikeun salaku jalur panarima SLVS-EC PHY. Ditémbongkeun saperti dina gambar saméméhna, kaluaran transceiver disambungkeun ka SLVS-EC Rx IP inti.
Solusi Panarima SLVS-EC
Gambar di handap ieu nunjukkeun palaksanaan desain tingkat luhur parangkat lunak Libero SoC IP SLVS-EC sareng komponén anu diperyogikeun pikeun solusi panarima SLVS-EC.
angka 2 • SLVS-EC IP SmartDesign
Konfigurasi Transceiver
Gambar di handap ieu nembongkeun konfigurasi panganteur transceiver.
angka 3 • Transceiver Interface Configurator
Transceiver tiasa dikonpigurasikeun ka dua atanapi opat jalur. Ogé, laju transceiver tiasa diatur dina "Laju data Transceiver". panganteur SLVS-EC ngarojong dua ongkos baud sakumaha didaptarkeun dina tabel di handap ieu.
meja 1 • SLVS-EC baud Laju
| Kelas Baud | Laju Baud dina Mbps |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
PLL pikeun Pixel Jam Generasi
A PLL diperlukeun pikeun ngahasilkeun jam piksel ti Transceiver dihasilkeun jam Fabric nyaéta LANE0_RX_CLOCK. Di handap ieu rumus pikeun ngahasilkeun jam piksel.
Jam piksel = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
Ngonpigurasikeun PF_CCC pikeun atah 8 ditémbongkeun saperti dina gambar di handap ieu.
angka 4 • Clock Conditioning Circuitry
Pedaran Desain
Gambar di handap ieu nembongkeun struktur SLVS-EC Frame Format.
Angka 5 • Struktur Format Pigura SLVS-EC
Lulugu Packet ngandung émbaran ngeunaan sinyal mimiti jeung tungtung pigura babarengan jeung garis Sah. Kode kontrol PHY ditambahkeun luhureun lulugu pakét pikeun ngabentuk pakét SLVS-EC. Tabel di handap mangrupa daptar kode kontrol PHY béda dipaké dina protokol SLVS-EC.
meja 2 • PHY Control Code
Kode Kontrol PHY 8b10b Kombinasi Simbol
Mimitian Code K.28.5 – K.27.7 – K.28.2 – K.27.7
Kodeu Akhir K.28.5 – K.29.7 – K.30.7 – K.29.7
Kode Pad K.23.7 – K.28.4 – K.28.6 – K.28.3
Kodeu singkronisasi K.28.5 – D.10.5 – D.10.5 – D.10.5
Kodeu dianggurkeun D.00.0 – D.00.0 – D.00.0 – D.00.0
SLVS-EC RX IP Core
Bagian ieu ngajelaskeun rinci palaksanaan hardware SLVS-EC panarima IP. Gambar di handap ieu nunjukkeun solusi panarima Sony SLVS-EC anu ngandung IP Polar Fire SLVS-EC RX. IP ieu dipaké babarengan jeung blok panganteur transceiver Seuneu Polar. Gambar di handap ieu nunjukkeun blok internal SLVS-EC Rx IP.
angka 6 • Blok internal tina SLVS-EC RX IP
aligner
Modul ieu nampi data tina blok transceiver PolarFire sareng aligns kana kode singkronisasi. Modul ieu milarian kode singkronisasi dina bait anu ditampi tina transceiver sareng ngonci kana wates bait.
slvsec_phy_rx
modul ieu narima data ti aligner jeung decodes pakét SLVS PHY asup. modul ieu ngaliwatan runtuyan sinkronisasi lajeng, dibangkitkeun sinyal pkt_en mimitian ti kode Mimitian sarta ends dina kode tungtung. Éta ogé ngaluarkeun kode PAD tina pakét data sareng ngirimkeun data kana modul salajengna nyaéta slvsrx_decoder.
slvsrx_decoder
modul ieu narima data ti modul slvsec_phy_rx sarta extracts data piksel ti payload nu. modul ieu extracts opat piksel per jam per jalur sarta ngirimkeun ka kaluaran. Ieu dibangkitkeun sinyal valid garis pikeun garis aktip validating data video aktip. Éta ogé ngahasilkeun sinyal sah Frame ku ningali bit mimiti pigura sareng tungtung pigura dina lulugu pakét pakét SLVS-EC
FSM sareng Data Decoding States
Gambar di handap ieu nembongkeun FSM pikeun SLVS-EC RX IP.
angka 7 • FSM pikeun SLVS-EC RX IP
SLVS-EC panarima Konfigurasi IP
Gambar di handap ieu nembongkeun SLVS-EC panarima IP configurator.
angka 8 • SLVS-EC panarima IP Configurator
Parameter Konfigurasi
tabél di handap mangrupa daptar pedaran parameter konfigurasi dipaké dina palaksanaan hardware SLVS-EC panarima blok IP. Ieu mangrupikeun parameter umum sareng tiasa rupa-rupa dumasar kana sarat aplikasi.
meja 3 • Parameter Konfigurasi
Katerangan Ngaran
DATA_WIDTH Input lebar data piksel. Ngarojong RAW 8, RAW 10, sareng RAW 12.
Nomer LANE_WIDTH jalur SLVS-EC. Ngarojong dua, opat, sareng dalapan jalur.
BUFF_DEPTH Jero panyangga. Jumlah piksel aktip dina garis video aktip.
Jero panyangga bisa diitung ku ngagunakeun persamaan di handap ieu:
BUFF_DEPTH = Ceil ((Resolusi Horizontal * Lebar atah) / (32 * Lebar Jalur))
Example: rubak atah = 8, lebar jalur = 4, jeung Resolusi Horizontal = 1920 piksel
BUFF_DEPTH = Siling ((1920 * 8)/ (32* 4)) = 120
Input jeung Kaluaran
Tabel di handap ieu daptar palabuhan input sareng kaluaran parameter konfigurasi IP SLVS-EC RX IP
meja 4 • Input jeung Output Ports
| Ngaran Sinyal | Arah | Lebar | Katerangan |
| JALUR#_RX_CLK | Input | 1 | Pulihkeun jam tina transceiver pikeun jalur khusus éta |
| LANE#_RX_READY | Input | 1 | Sinyal siap data pikeun Lane |
| LANE#_RX_VALID | Input | 1 | Data Sah sinyal pikeun Lane |
| LANE#_RX_DATA | Input | 32 | Lane pulih data tina transceiver |
| LINE_VALID_O | Kaluaran | 1 | Data sinyal valid pikeun piksel aktip dina garis |
| FRAME_VALID_O | Kaluaran | 1 | Sinyal valid pikeun garis aktip dina pigura |
| DATA_OUT_O | Kaluaran | LEBAR_DATA*JALUR_JALAN*4 | kaluaran data piksel |
Diagram waktos
Gambar di handap nembongkeun SLVS-EC IP timing diagram.
angka 9 • SLVS-EC IP Timing Diagram
Mangpaat Sumberdaya
Tabel di handap nembongkeun utilization sumberdaya salakuample SLVS-EC panarima Core dilaksanakeun dina PolarFire FPGA (MPF300TS-1FCG1152I pakét), pikeun atah 8 jeung opat jalur jeung 1920 konfigurasi resolusi horizontal.
meja 5 • Utilization sumberdaya
| unsur | Pamakéan |
| DFFs | 3001 |
| 4-input LUTs | 1826 |
| LSRAMs | 16 |
Dokumén / Sumberdaya
 |
MICROCHIP UG0877 SLVS-EC Panarima pikeun PolarFire FPGA [pdf] Pituduh pamaké UG0877, UG0877 SLVS-EC Panarima pikeun PolarFire FPGA, SLVS-EC Panarima pikeun PolarFire FPGA, Panarima pikeun PolarFire FPGA, PolarFire FPGA |
